STMicroelectronics is a leading semiconductor company, a world key player thanks to our 43,200 employees including 8,300 working in R&D.

ST's products are found everywhere today. And together with our customers, we are enabling smarter driving, homes, factories, and cities, along with the next generation of mobile and Internet of Things devices.
Everywhere microelectronics makes a positive contribution to people lives, ST is there.

L'optimisation du dessin des designs en microélectronique est une voie incontournable pour gagner en robustesse et en fidélité du dessin par rapport à ce qui est fabriqué en salle blanche sur des wafers.
Le but de ce stage est d'utiliser des méthodologies d'apprentissage type réseau de neurone pour optimiser les OPC & Mask preparation des designs existants, là où les algorithmes existants ne sont pas assez performants ou pas assez rapides.
Vous rejoindrez une équipe de R&D composée de jeunes ingénieurs, d'ingénieurs expérimentés, et de spécialistes de IA. Vous participerez aux meetings techniques impliquant les différents acteurs et verrez votre travail valorisé à travers un projet très innovant, parmi les plus avancés au monde dans le domaine.
Les méthodes de management sont elles aussi également innovantes, basées sur le management agile, le design thinking, le radical candor. Les initiatives sont encouragées dans l'équipe de travail.

Stagiaire 6 mois: 2 ou 3e année X-polytechnique, CentraleSupelec, Telecom, Phelma, Ensimag, ENS